集成度和靈活性之間的平衡是物聯(lián)網(wǎng) (IoT) 中低成本無(wú)線節(jié)點(diǎn)的關(guān)鍵設(shè)計(jì)指標(biāo)之一。 高度集成的超低功耗無(wú)線收發(fā)器在很多方面都有助于降低傳感器節(jié)點(diǎn)成本，從而提供既能置于任何位置，又能回連至物聯(lián)網(wǎng)的節(jié)點(diǎn)。
現(xiàn)在，許多無(wú)線收發(fā)器通過(guò)集成微控制器來(lái)處理無(wú)線堆棧，并且有眾多不同的器件選擇。 其中有些器件越來(lái)越多地增加額外存儲(chǔ)器和處理能力，以運(yùn)行小型代碼塊，這樣做可以避免在無(wú)線節(jié)點(diǎn)中單獨(dú)采用微控制器。 因此，可以節(jié)省空間、成本和功耗，使節(jié)點(diǎn)在小型電池供電下長(zhǎng)期運(yùn)行，并提高最終應(yīng)用的靈活性。
對(duì)于物聯(lián)網(wǎng)來(lái)說(shuō)，象 IEEE802.15.4 ZigBee 之類技術(shù)就支持 2.4 GHz 網(wǎng)絡(luò)的低成本無(wú)線節(jié)點(diǎn)，使用些技術(shù)可以連接到互聯(lián)網(wǎng)，并能夠通過(guò)互聯(lián)網(wǎng)終端從全球任何地方安全地監(jiān)視、控制單個(gè)設(shè)備。 云服務(wù)則提供可擴(kuò)展控制機(jī)制，管理這些無(wú)線節(jié)點(diǎn)。 這種方法正在更多地用于如智能家庭、樓宇管理和安防系統(tǒng)等應(yīng)用。
EM351 和 EM357 由 Silicon Labs 提供，是全集成片上系統(tǒng)，它集成了一個(gè) 2.4 GHz、符合 IEEE 802.15.4-2003 標(biāo)準(zhǔn)的收發(fā)器、32 位 ARM Cortex-M3 微處理器、閃存和 RAM 存儲(chǔ)器，以及用于設(shè)計(jì) ZigBee 型系統(tǒng)的各種外設(shè)。
圖 1：Silicon Labs 的 EM35x 系列產(chǎn)品采用 ARM Cortex-M3 處理器來(lái)處理 ZigBee 無(wú)線協(xié)議堆棧和物聯(lián)網(wǎng)的用戶應(yīng)用。
收發(fā)器使用高效架構(gòu)，比 IEEE 802.15.4-2003 標(biāo)準(zhǔn)規(guī)定的動(dòng)態(tài)范圍高 15dB 以上。 集成式接收通道過(guò)濾功能允許在 2.4GHz 頻段中與其它通信標(biāo)準(zhǔn)穩(wěn)定共存，例如 Wi-Fi 和藍(lán)牙。 集成式穩(wěn)壓器、VCO、環(huán)路濾波器和功率放大器有助于保持較少外部元件和較低成本。
ARM Cortex-M3 集成內(nèi)核針對(duì)高效存儲(chǔ)器使用進(jìn)行了優(yōu)化，并提供兩種不同的運(yùn)行模式：特權(quán)模式和用戶模式。 這樣，就可將網(wǎng)絡(luò)堆棧與應(yīng)用程序代碼分離，以避免意外修改存儲(chǔ)器和寄存器的受限區(qū)域，從而提升已部署解決方案的穩(wěn)定性和可靠性。
EM351 和 EM357 分別具有 128kB 和 192kB 嵌入式閃存。 這兩款芯片均采用 12 kB 集成 RAM 存儲(chǔ)數(shù)據(jù)和程序，內(nèi)置軟件則采用可優(yōu)化嵌入式閃存使用壽命的高效率損耗均衡算法。 這是一個(gè)關(guān)鍵考慮點(diǎn)，因?yàn)闊o(wú)線節(jié)點(diǎn)的使用壽命超過(guò) 10 年，同時(shí)還應(yīng)考慮閃存單元的損耗情況。
為滿足 ZigBee 無(wú)線連接規(guī)定的嚴(yán)格定時(shí)要求，該器件在硬件中集成了許多 MAC 功能、AES128 加密加速計(jì)和自動(dòng) CRC 處理功能。 MAC 硬件可執(zhí)行自動(dòng) ACK 發(fā)送和接受、自動(dòng)回退延時(shí)和發(fā)送前的空閑信道評(píng)估，以及自動(dòng)過(guò)濾接收到的數(shù)據(jù)包。 此外，數(shù)據(jù)包跟蹤接口與 MAC 集成在一起，從而能完好無(wú)損地夠捕獲發(fā)送至或來(lái)自開發(fā)工具的所有數(shù)據(jù)包。
EM35x 無(wú)線接收器是一款低 IF、超外差接收器，能夠采用差分信號(hào)路徑降低對(duì)噪聲干擾的靈敏度。 經(jīng) RF 放大后，信號(hào)由圖像抑制混合器進(jìn)行下變頻處理，然后由 ADC 過(guò)濾后再進(jìn)行數(shù)字化。 接收器的數(shù)字部分采用一個(gè)相干解調(diào)器，為基于硬件的 MAC 生成各種符號(hào)。 數(shù)字接收器也包括模擬無(wú)線電校準(zhǔn)程序，并控制接收器路徑中的增益。
MAC 將片上 RAM 與 RX 和 TX 基帶模塊連接起來(lái)。 MAC 提供基于硬件的 IEEE 802.15.4-2003 數(shù)據(jù)包級(jí)過(guò)濾功能。 它可提供精確的符號(hào)時(shí)基，這種時(shí)基能最大限度減少堆棧軟件的同步工作并滿足協(xié)議定時(shí)要求。 此外，還能為 IEEE 802.15.4-2003 CSMA-CA 算法提供定時(shí)器和同步輔助。
該器件采用二十四個(gè)與其它外設(shè)或替代性功能共享的 GPIO 引腳，以連接外部數(shù)字傳感器或控制器。 集成的串行控制器 SC1 經(jīng)過(guò)配置后可用于 SPI（主機(jī)或從機(jī)）、TWI（僅主機(jī)）或者 UART 工作模式，而串行控制器 SC2 經(jīng)配置后可用于 SPI（主機(jī)或從機(jī)）、TWI（僅主機(jī)）工作模式。
EM35x 系列具有通用 ADC，能夠針對(duì)模擬傳感器在單端或者差分模式下在六個(gè) GPIO 引腳上采樣。 ADC 采用 DMA 模式捕獲采樣數(shù)據(jù)并自動(dòng)發(fā)送至 RAM，然后集成的微控制器就能輕松訪問(wèn)這些數(shù)據(jù)。
電源是物聯(lián)網(wǎng)中無(wú)線節(jié)點(diǎn)的一個(gè)關(guān)鍵點(diǎn)，EM35x 器件具有超低功耗、深度休眠狀態(tài)以及各種可選時(shí)鐘模式。 睡眠定時(shí)器可從外部 32.768 kHz 晶體振蕩器計(jì)時(shí)，或從內(nèi)部 10 kHz RC 振蕩器衍生出的 1 kHz 時(shí)鐘計(jì)時(shí)。 還有一種方法是，為達(dá)到最低功耗模式禁用所有時(shí)鐘。 在最低功耗模式下，只有 GPIO 引腳上的外部事件才可喚醒芯片。 EM35x 具有快速啟動(dòng)時(shí)間（通常 110 μs），即從深度睡眠快速喚醒并執(zhí)行第一條 ARM Cortex-M3 指令。 將該處理器集成到設(shè)備中，可直接控制所有的功率域，進(jìn)而達(dá)到應(yīng)用的最小功率包絡(luò)。
JN516x（NXP Semiconductor 產(chǎn)品）采用了不同的微處理器集成方法，它集成了 2.4 GHz 無(wú)線電、一個(gè)調(diào)制解調(diào)器、一個(gè)基帶控制器和一個(gè)安全協(xié)處理器。 該器件采用了允許在芯片上運(yùn)行軟件的定制式 32 位負(fù)載/存儲(chǔ) RISC 內(nèi)核，且由 IEEE802.15.4 MAC 協(xié)議、其它更高層協(xié)議和用戶應(yīng)用共同分擔(dān)處理功能。
JN516x 采用統(tǒng)一存儲(chǔ)器架構(gòu)，并把代碼存儲(chǔ)器、數(shù)據(jù)存儲(chǔ)器、外設(shè)器件和 I/O 端口全部組織在同一個(gè)線性地址空間內(nèi)，以簡(jiǎn)化代碼開發(fā)和調(diào)試工作。 該器件包含高達(dá) 256 KB 的閃存、高達(dá) 32 KB 的 RAM 和 4 KB EEPROM。
圖 2：JN516x 采用定制 32 位負(fù)載/存儲(chǔ) RISC 處理器內(nèi)核來(lái)處理線性地址空間內(nèi)的 ZigBee 協(xié)議堆棧和用戶應(yīng)用。
該 CPU 采用能夠和無(wú)線收發(fā)器一起集成的架構(gòu)，以使電池供電型應(yīng)用實(shí)現(xiàn)低功耗，并提供足夠的性能來(lái)供執(zhí)行無(wú)線協(xié)議；與此同時(shí)，為混合型應(yīng)用和高級(jí)語(yǔ)言的有效編碼（如 C 語(yǔ)言）提供了軟件開發(fā)者套件。
該 CPU 可以訪問(wèn)一批十五個(gè) 32 位通用 (GP) 寄存器以及少量專用寄存器（用于存儲(chǔ)處理器狀態(tài)信息和控制中斷處理）。 任何 GP 寄存器的內(nèi)容都可從存儲(chǔ)器加載或保存其中，而算術(shù)和邏輯操作、移動(dòng)和旋轉(zhuǎn)操作、簽名和非簽名比較操作可在兩個(gè)寄存器之間執(zhí)行并在第三個(gè)寄存器中存儲(chǔ)，或者在寄存器間執(zhí)行而常數(shù)攜帶在指令中。 通用或?qū)Ｓ眉拇嫫鞯牟僮髟谝粋€(gè)周期內(nèi)執(zhí)行，而訪問(wèn)存儲(chǔ)器則還需一個(gè)周期，以等待存儲(chǔ)器響應(yīng)。
指令集控制 8、16 和 32 位數(shù)據(jù)，也就是說(shuō)，程序能夠非常高效地使用這些長(zhǎng)度的對(duì)象。 32 位長(zhǎng)度操作能力對(duì)協(xié)議和高端應(yīng)用尤其有用，可使算法的執(zhí)行指令少于小型字處理器且在較少的時(shí)鐘周期內(nèi)執(zhí)行完畢，從而實(shí)現(xiàn)節(jié)能。 這種內(nèi)核也支持可用于高效執(zhí)行 DSP 算法的硬件乘法器塊。
該 CPU 架構(gòu)還包括一些特性，能使處理器適合那些需要在處理器上執(zhí)行個(gè)多任務(wù)的嵌入式、實(shí)時(shí)應(yīng)用。 為保護(hù)設(shè)備范圍內(nèi)的資源，處理器可在監(jiān)督或用戶模式下運(yùn)行，允許訪問(wèn)所有的處理器寄存器或僅訪問(wèn) GP 寄存器。 監(jiān)督模式在復(fù)位或中斷后進(jìn)入，而任務(wù)啟動(dòng)則通常在 RTOS 環(huán)境的用戶模式下運(yùn)行。
總結(jié)
將 32 位處理器和無(wú)線收發(fā)器集成在一起，能增強(qiáng)成熟、穩(wěn)健型網(wǎng)絡(luò)堆棧和用戶應(yīng)用的性能，從而減少物聯(lián)網(wǎng)中無(wú)線節(jié)點(diǎn)的材料成本和功耗。 利用定制內(nèi)核（如 JN516x）或業(yè)內(nèi)標(biāo)準(zhǔn)內(nèi)核（如 EM35x 器件）即可實(shí)現(xiàn)上述目標(biāo)。 在這兩個(gè)示例中，集成內(nèi)核允許無(wú)線收發(fā)器塊和內(nèi)核的功率域均通過(guò)代碼管理，從而降低總體功耗，延長(zhǎng)電池壽命。 這樣，便能在無(wú)線節(jié)點(diǎn)使用壽命內(nèi)減少維護(hù)和電池更換次數(shù)，節(jié)約運(yùn)營(yíng)成本。
