快速讀寫快速頁式工作技術(shù)(動(dòng)態(tài)存儲(chǔ)器的快速讀寫技術(shù))：讀寫動(dòng)態(tài)存儲(chǔ)器同一行的數(shù)據(jù)時(shí)，其行地址第一次讀寫時(shí)鎖定后保持不變，以后讀寫該行多列中的數(shù)據(jù)時(shí)，僅鎖存列地址即可，省去了鎖存行地址的時(shí)間，加快了主存儲(chǔ)器的讀寫速度。
EDO(ExtendedDataOut)技術(shù)：在快速頁式工作技術(shù)上，增加了數(shù)據(jù)輸出部分的數(shù)據(jù)鎖存線路，延長(zhǎng)輸出數(shù)據(jù)的有效保持時(shí)間，從而地址信號(hào)改變了，仍然能取得正確的讀出數(shù)據(jù)，可以進(jìn)一步縮短地址送入時(shí)間，更加快了主存儲(chǔ)器的讀寫速度。
并行讀寫是指在主存儲(chǔ)器的一個(gè)工作周期(或較長(zhǎng))可以讀出多個(gè)主存字所采用的技術(shù)。方案1：一體多字結(jié)構(gòu)，即增加每個(gè)主存單元所包括的數(shù)據(jù)位，使其同時(shí)存儲(chǔ)幾個(gè)主存字，則每一次讀操作就同時(shí)讀出了幾個(gè)主存字。方案2：多體交叉編址技術(shù)，把主存儲(chǔ)器分成幾個(gè)能獨(dú)立讀寫的、字長(zhǎng)為一個(gè)主存字的主體，分別對(duì)每一個(gè)存儲(chǔ)體進(jìn)行讀寫;還可以使幾個(gè)存儲(chǔ)體協(xié)同運(yùn)行，從而提供出比單個(gè)存儲(chǔ)體更高的讀寫速度。有兩種方式進(jìn)行讀寫：1在同一個(gè)讀寫周期同時(shí)啟動(dòng)所有主存體讀或?qū)憽?/p>
2讓主存體順序地進(jìn)行讀或?qū)懀匆来巫x出來的每一個(gè)存儲(chǔ)字，可以通過數(shù)據(jù)總線依次傳送走，而不必設(shè)置專門的數(shù)據(jù)緩沖寄存器;其次，就是采用交叉編址的方式，把連續(xù)地址的幾個(gè)存儲(chǔ)字依次分配在不同的存儲(chǔ)體中，因?yàn)楦鶕?jù)程序運(yùn)行的局部性特性，短時(shí)間內(nèi)讀寫地址相鄰的主存字的概率更大。
數(shù)據(jù)傳送所謂成組數(shù)據(jù)傳送就是地址總線傳送一次地址后，能連續(xù)在數(shù)據(jù)總線上傳送多個(gè)數(shù)據(jù)。而原先是每傳送一次數(shù)據(jù)要使用兩個(gè)時(shí)鐘周期：先送一次地址，后跟一次數(shù)據(jù)傳送，即要傳送N個(gè)數(shù)據(jù)，就要用2N個(gè)總線時(shí)鐘周期，成組數(shù)據(jù)傳送方式只用N+1個(gè)總線時(shí)鐘周期。實(shí)現(xiàn)成組數(shù)據(jù)傳送方式，不僅CPU要支持這種運(yùn)行方式，主存也能提供足夠高的數(shù)據(jù)讀寫速度，這往往通過主存的多體結(jié)構(gòu)、動(dòng)態(tài)存儲(chǔ)器的EDO支持等措施來實(shí)現(xiàn)。
2讓主存體順序地進(jìn)行讀或?qū)懀匆来巫x出來的每一個(gè)存儲(chǔ)字，可以通過數(shù)據(jù)總線依次傳送走，而不必設(shè)置專門的數(shù)據(jù)緩沖寄存器;其次，就是采用交叉編址的方式，把連續(xù)地址的幾個(gè)存儲(chǔ)字依次分配在不同的存儲(chǔ)體中，因?yàn)楦鶕?jù)程序運(yùn)行的局部性特性，短時(shí)間內(nèi)讀寫地址相鄰的主存字的概率更大。
數(shù)據(jù)傳送所謂成組數(shù)據(jù)傳送就是地址總線傳送一次地址后，能連續(xù)在數(shù)據(jù)總線上傳送多個(gè)數(shù)據(jù)。而原先是每傳送一次數(shù)據(jù)要使用兩個(gè)時(shí)鐘周期：先送一次地址，后跟一次數(shù)據(jù)傳送，即要傳送N個(gè)數(shù)據(jù)，就要用2N個(gè)總線時(shí)鐘周期，成組數(shù)據(jù)傳送方式只用N+1個(gè)總線時(shí)鐘周期。實(shí)現(xiàn)成組數(shù)據(jù)傳送方式，不僅CPU要支持這種運(yùn)行方式，主存也能提供足夠高的數(shù)據(jù)讀寫速度，這往往通過主存的多體結(jié)構(gòu)、動(dòng)態(tài)存儲(chǔ)器的EDO支持等措施來實(shí)現(xiàn)。
數(shù)據(jù)總線：分為內(nèi)部數(shù)據(jù)總線IB與外部數(shù)據(jù)總線DB兩部分。主要完成計(jì)算機(jī)各功能部件之間的數(shù)據(jù)傳送。設(shè)計(jì)總線的核心技術(shù)是要保證在任何時(shí)刻只能把一組數(shù)據(jù)發(fā)送到總線上，卻允許一個(gè)和多個(gè)部件同時(shí)接受總線上的信息。所用的電路通常為三態(tài)門電路。系統(tǒng)時(shí)鐘及時(shí)序：教學(xué)機(jī)晶振1.8432MHz，3分頻后用614.4KHz的時(shí)鐘作為系統(tǒng)主時(shí)鐘，使CPU、內(nèi)存、IO同步運(yùn)行。CPU內(nèi)部的有些寄存器用時(shí)鐘結(jié)束時(shí)的上升沿完成接受數(shù)據(jù)，而通用寄存器是用低電平接收的。內(nèi)存或I/O讀寫操作時(shí)，每個(gè)總線周期由兩個(gè)時(shí)鐘組成，第一個(gè)時(shí)鐘，稱為地址時(shí)間，用于傳送地址;第二個(gè)時(shí)鐘，稱為數(shù)據(jù)時(shí)間，用于讀寫數(shù)據(jù)靜態(tài)存儲(chǔ)器的字位擴(kuò)展：教學(xué)計(jì)算機(jī)的內(nèi)存儲(chǔ)器用靜態(tài)存儲(chǔ)器芯片實(shí)現(xiàn)，由2K字的ROM區(qū)和2K字RAM區(qū)組成。內(nèi)存字長(zhǎng)16位，按字尋址。ROM由74LS2716只讀存儲(chǔ)器ROM(每片2048個(gè)存儲(chǔ)單元，每單元為8位二進(jìn)制位)兩片完成字長(zhǎng)的擴(kuò)展。地址分配在：0～2047RAM由74LS6116隨機(jī)存儲(chǔ)器RAM(每片2048個(gè)存儲(chǔ)單元，每單元為8位二進(jìn)制位)兩片完成字長(zhǎng)的擴(kuò)展。地址分配在：2048～4095。靜態(tài)存儲(chǔ)器地址分配:為訪問2048個(gè)存儲(chǔ)單元，要用11位地址，把地址總線的低11位地址送到每個(gè)存儲(chǔ)器芯片的地址引腳;對(duì)地址總線的高位進(jìn)行譯碼，譯碼信號(hào)送到各存儲(chǔ)器芯片的/CS引腳，在按字尋址的存儲(chǔ)器系統(tǒng)中實(shí)現(xiàn)按字節(jié)讀寫。
